

基于 Intel386EX 的数字式保护硬件设计

陈明明¹, 李忠¹, 马永武²

(1. 东南大学电气系, 江苏 南京 210096; 2. 许继电气公司, 河南 许昌 461000)

摘要: 利用 32 位嵌入式微处理器 Intel386EX, 构建了新型的保护硬件平台。该平台一改以往单 CPU 的处理模式, 利用两个完全相同的 CPU 插件构成双 CPU 并行处理模式, 正常时两 CPU 对同一组输入量同时处理, 共同参与输出表决, 任一 CPU 损坏后自动退出, 由另一 CPU 独立完成所有保护, 从而大大提高了硬件的防误动和防拒动能力。文中还从器件参数选用、看门狗电路、数据存储安全、I/O 冗余设计及校验、上电输出控制、装置故障信号等多方面作了充分的考虑。实践表明, 所设计的硬件平台性能稳定、工作可靠, 满足电力系统数字式保护的实际情况。

关键词: 数字式保护; 嵌入式微处理器; 硬件

中图分类号: TM774 文献标识码: B 文章编号: 1003-4897(2003)05-0046-03

1 引言

选用高性能的处理器, 设计高可靠的硬件平台, 一直是电力系统数字式保护研究的一项重要课题。本文基于嵌入式微处理器 Intel386EX, 构建了双 CPU 并行处理模式的新一代数字式保护硬件平台, 并在实践中取得了成功。

2 Intel386EX 简介^[1]

Intel386EX 为英特尔公司至今为止推出的最高档次的嵌入式微处理器, 其最高工作频率 33MHz, 内部为全 32 位总线结构, 外部数据总线宽度为 16 位,




图 1 Intel386EX 内部结构示意图

Fig. 1 Structure of Intel386EX

最大物理寻址空间 64M 字节, 内部除 Intel386SX 内核外, 还嵌入了实时控制中常用的一些接口电路, 从而大大简化了微处理系统设计。Intel386EX 自问世以来, 以集成度高、速度快、兼容性好、供货稳定等特点在通信和控制领域里获得了广泛的应用。

3 保护硬件构成

3.1 硬件资源

- 1) 提供 24 路模拟量输入。
- 2) 16 位并行 A/D, 模拟输入范围为 $\pm 10\text{V}$, 每路转换时间为 $5\mu\text{s}$ 。
- 3) 512K 字节闪存 (FLASH Memory), 用于存放程序、字库和图库文件; 256K 字节的静态存储器 (SRAM), 用于存放采样数据、中间计算结果及其它随机数据; 64K 字节的电可擦除存储器 (E²PROM), 用于存放定值和保护控制字; 32K 字节的非易失性存储器 (NVRAM), 内含时钟, 用于存放故障数据; 1K 字节的 I/O 寻址空间。
- 4) 16 路跳闸, 每路有 2 对接点; 24 路信号, 每路有 2 对接点, 可以通过跳针选择是否自保持; 10 路非电量输入。跳闸方式由硬矩阵实现。
- 5) 提供 2 路异步通信接口: 1 个 RS-232 接口, 1 个 RS-485 接口。
- 6) 提供当地人机界面: 6 个按键 (上、下、左、右、确认、返回) 组成的键盘, 点阵式液晶显示器 (点阵数 240×128)。

3.2 CPU 插件框图

每个 CPU 插件除微处理器外, 还包括滤波回路、模数转换回路、存储器、看门狗复位电路、I/O 扩

展电路及通信接口。




图 2 CPU 插件的电气原理框图

Fig. 2 Electrical diagram of CPU board

3.3 双 CPU 并行处理模式

采用两个独立的 CPU 插件(分别记为 CPUO、CPUE)构成双 CPU 并行处理系统。每个 CPU 拥有独立的电源(共地),对同一组模拟量、非电量分别独立进行计算处理,然后共同完成保护信号和跳闸输出。液晶和键盘接在 CPUO 的位置,CPUE 的数据显示通过与 CPUO 间的内部通信传送。两个 CPU 还可通过 RS-232 或 RS-485 通信口同管理机相连。

为使保护硬件能够可靠工作,当两个 CPU 都正常时,任何一个保护跳闸均须两个 CPU 都满足动作条件;当任一 CPU 电源消失或发生故障时立即退出工作(在正常工作时图 4 中的常闭触点都处于断开状态),另一 CPU 仍能独立完成所有的保护功能(如 CPUO 退出工作,当地人机界面将无法完成,但这不影响保护动作)。

CPUO 和 CPUE 的信号节点采用并联连接的方式。





图 3 双 CPU 联接示意图

Fig. 3 Diagram of connection between double CPUs



(虚线表示的二极管根据跳闸方式而定)

图 4 跳闸电路连接示意图

Fig. 4 Diagram of connection of trip circuit

4 可编程逻辑器件的应用

整套硬件的 I/O 口(包括 A/D 转换启动、多路开关选择、看门狗电路清零、装置故障信号、接口电路方向控制、非电量输入、键盘读入、压板状态检测、自检结果、保护信号、跳闸输出等回路)及外围逻辑电路都采用可编程逻辑器件完成,不仅简化了电路设计,还便于功能调试和修改,缩短硬件的研发周期。

5 可靠性的考虑

1) 尽量选用温度范围较宽的工业级芯片,并在参数选择和使用上适当留有一定的裕度,如:选用 33MHz 的微处理器降频至 25MHz 使用;存储器的访问周期在不影响保护计算的前提下适当放长;A/D 转换时间由标称的 5 μ s 放至 8 μ s(即自发出 A/D 启动转换命令始 8 μ s 后才读取转换结果)等。这样可使芯片发热降低,时序更稳定。

2) 使用双看门狗(一个为 Intel386EX 内部自带,另一个外加),任一看门狗动作即使系统复位,以防止单一看门狗电路损坏后系统失去自复位功能。

3) 闪存存在用编程器写入程序、字库及图库文件后无需在线改写,因此编程结束后将其设为“写保护”,同时其写信号端 WR# 在电路板上永久禁止(接高电平),以防止内容被非法改写。

4) E²PROM 存放所有保护的控制字及定值,需要在线修改,所以必须非常可靠。除利用其本身具

有的软件写保护功能外,还从硬件上对其 WR# 端加以控制。如图 5 所示,在改写 E²PROM 时,首先向 3 个控制位分别写入 0AAH、055H、0AAH(任何其他值都将屏蔽 WR# 信号),使其输出均为“0”,从而开放 WR# 信号,然后解除 E²PROM 本身的软件写保护功能,进而修改数据;修改完毕后,立即启用软件写保护功能,然后向 3 个控制位分别写除 0AAH、055H、0AAH 外的任何其它值,将其 WR# 端置高,从而屏蔽 WR# 信号。




图 5 E²PROM 的写信号控制

Fig. 5 Write-signal control of E²PROM

5) 开出量(主要包括保护信号和跳闸)的继电器驱动回路采用双光耦并联,防止因光耦损坏(通常为断路)而引起的拒动。




图 6 双光耦驱动电路

Fig. 6 Drive circuit of dual-photocoupler

6) 非电量输入回路在转换为 TTL 电平时,生成一对正反码,分别供 CPU0、CPU1 读取,两个 CPU 通过相互通信进行校验,一旦出错便报警。

7) 用于保护信号和跳闸的所有输出端口状态都可供 CPU 读入,以便校验。

8) 为避免在上电瞬间误发信、误跳闸,利用可编程逻辑器件的“上电置位/复位”功能,使所有保护信号和出口驱动在上电瞬间都处于禁止状态。

9) CPU 系统短小时内连续复位 3 次即发装置故障信号,同时退出工作。

6 结语

基于 Intel386EX 的硬件平台已经在新一代数字式保护中得到成功应用,至今已在数十个电厂(站)运行,运行时间最长已近两年。运行实践表明,该硬件平台性能稳定,工作可靠。

参考文献:

- [1] 程荷,武航. 嵌入式微处理器数据及应用手册[M]. 北京:电子工业出版社,1996,12.

收稿日期: 2002-09-30; 修回日期: 2002-01-21

作者简介:

陈明明(1976-),女,工程师,硕士研究生,从事电力系统远动设备的研究与开发;

李忠(1973-),男,工程师,硕士研究生,从事电力系统主设备保护的研究与开发。

Hardware design for digital protection based on Intel386EX

CHEN Ming-ming¹, LI Zhong¹, MA Yong-wu²

(1. Department of Electric Engineering, Southeast University, Nanjing 210096, China;

2. XJ Group Corporation, Xuchang 461000, China)

Abstract: Based on 32-bit embedded microprocessor, a new hardware platform is designed. The new platform differs from single CPU processing mode. It consists of two same CPU boards, which process same inputs independently and make decisions together when both are normal. If one CPU board is in fault, it can exit service and the other can perform all the protection independently. This system can greatly improve the ability to prevent incorrect operation and miss operation. The paper also considers selection of components, watchdog circuits, data safety, redundancy design, checkout of I/O, control on power up and system fault. The practice has shown the new hardware platform is stable and reliable, and meets the demand of digital protection for electric power system.

Key words: digital protection; embedded microprocessor; hardware