提出了一种基于可编程逻辑门阵列（FPGA）的适用于电力系统的三相锁相环（PLL）的优化设计与实现方案。首先介绍了包括鉴相器、环路滤波器和压控振荡器等在内的锁相环基本结构和工作原理，然后利用模块化的设计方法利用VHDL语言设计了这些模块。为了尽量节省逻辑资源，在利用FPGA实现该锁相环的过程中，采用了面积共享的优化设计方案；同时提出了一种新的正弦函数产生方法，该方法将CORDIC算法和查表法相结合，这样既保证了数值的精度，又提高了运算速度。该锁相环在Altera公司Cyclone EP1C12Q240C8芯