引用本文:王伟明,段雄英.基于FPGA的电子式互感器智能合并单元研制[J].电力系统保护与控制,2012,40(2):131-134,140.
.[J].Power System Protection and Control,2012,40(2):131-134,140
【打印本页】   【下载PDF全文】   查看/发表评论  【EndNote】   【RefMan】   【BibTex】
←前一篇|后一篇→ 过刊浏览    高级检索
本文已被:浏览 4542次   下载 372 本文二维码信息
码上扫一扫!
分享到: 微信 更多
基于FPGA的电子式互感器智能合并单元研制
王伟明,段雄英1
大连理工大学电气工程学院,辽宁 大连 116024
摘要:
在介绍合并单元服务器模型的基础上,描述了一种基于现场可编辑逻辑门阵列(FPGA)的电子式互感器智能合并单元的具体实现方法。根据FPGA的模块化编程和多任务处理的特点,该方法在单片FPGA内实现采样脉冲同步,数据采集,采样值处理,以及以太网控制芯片驱动和数据帧发送。本合并单元能够传输符合IEC61850-9-1和IEC61850-9-2规约的数据帧,两种数据帧的传输可以根据实际需要进行切换。运用MMS Ethereal软件对本合并单元发送的数据帧进行捕获和分析,结果表明该合并单元具有较高的灵活性和较强的实用价值。
关键词:  合并单元  IEC61850  服务器模型  FPGA  功能测试
DOI:10.7667/j.issn.1674-3415.2012.02.025
分类号:
基金项目:中央高校基本科研业务费专项资金资助(DUT10ZD202);大连市科学技术基金项目(2010J21DW002)
Abstract:
Key words:  
  • 1
X关闭
  • 1
X关闭